(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-260667

(43)公開日 平成10年(1998) 9月29日


(51) Int.Cl. ⁶		識別記号		FΙ					
G 0 9 G	5/00	5 5 0		G 0	9 G	5/00		550M	
		5 2 0						5 2 0 V	
G06F	3/153	3 3 0	•	G 0	6 F	3/153		330A	
G09G	3/28			G 0	9 G	3/28		R	
	5/18					5/18			
			審査請求	未請求	請求	項の数6	OL	(全 5 頁)	最終頁に続く
(21)出願番号		特願平9-67085		(71)	出願人	. 000000	5611		
						株式会	社富士	通ゼネラル	
(22)出顧日		平成9年(1997)3月19日			神奈川	県川崎	市高津区末長	1116番地	
				(72)	発明者	近藤	俉		
						川崎市	高津区	末長1116番地	株式会社富士
						通ゼネ	ラル内		
				(72)	発明者	栗田	昌徳		
						川崎市	高津区	末長1116番地	株式会社富士
						通ゼネ	ラル内		
									•

(54) 【発明の名称】 映像表示装置

(57)【要約】

【課題】 PDP (プラズマディスプレイパネル)等に 内蔵のフレームメモリを利用して特別な制御系統を設け ずに静止画像を表示する。

【解決手段】 入力映像データをフレームごとにスイッチ1で切換え、フレームメモリ2aと2bに交互に書込み、フレームごとにスイッチ3で交互に切換えて読出し、駆動部4を介しPDPパネル5を駆動し映像を表示する。静止画切換部7を静止画像表示に切換えた場合、データイネーブル信号生成部6よりの信号出力が停止し、イネーブル検出部8でデータイネーブル信号なしを検出し、メモリ切換9によるスイッチ1および3の切換えを停止し、同一フレームメモリの同一映像データを繰り返し読出し、PDPパネル5に静止画像を表示する。



1

【特許請求の範囲】

【請求項1】 2画面分のフレームメモリを有し、データイネーブル信号に応動し、垂直同期信号にて交互に一方のフレームメモリを入力映像データの書込みに切換えると共に他方のフレームメモリを映像データの読出しに切換え、読出した映像データに基づいて表示するものにおいて、垂直走査期間にデータイネーブル信号が入力されない場合、次の垂直同期信号でのフレームメモリの切換えを停止するようにした映像表示装置。

【請求項2】 静止画像表示に切換える静止画切換部を 設け、静止画切換部よりの信号にて前記データイネーブ ル信号の入力を停止するようにした請求項1記載の映像 表示装置。

【請求項3】 前記フレームメモリの書込みおよび読出しを切換えるメモリ切換部と、データイネーブル信号を検出するイネーブル検出部とを設け、データイネーブル信号が検出されない場合はメモリ切換部の動作を停止するようにした請求項1または請求項2記載の映像表示装置。

【請求項4】 前記イネーブル検出部は、垂直同期信号 に基づいてリセットされ、データイネーブル信号の入力 にて検出信号を出力するD型フリップフロップ回路で構 成した請求項3記載の映像表示装置。

【請求項5】 前記垂直同期信号を所要時間遅延する遅延部を設け、遅延部よりの信号で前記D型フリップフロップ回路をリセットするようにした請求項4記載の映像表示装置。

【請求項6】 前記メモリ切換部は、垂直同期信号をイネーブル検出部よりの信号でゲートする論理積回路と、 論理積回路よりの信号にて書込切換信号および読出切換 信号の極性をそれぞれ反転するT型フリップフロップ回 路とからなる請求項3記載の映像表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は映像表示装置に係り、プラズマディスプレイパネル(PDP)等に内蔵されるフレームメモリを用いて静止画像を表示するものに関する。

[0002]

【従来の技術】静止画像を表示する装置では、フレームメモリを設けて映像データを書込み、これを繰り返し読出し、この映像データに基づいて表示器を駆動し、静止画像を表示する。ところで、PDPあるいはLCD(液晶表示器)等のように、マトリクス駆動型の表示器等では映像データを入力時と異なる順序で表示器に出力しなければならないものがあり、2画面分のフレームメモリを設け、一方のフレームメモリに映像データを書込むと同時に他方のフレームメモリから表示器の駆動方法に対応させて映像データを読出すという方法を用いており、静止画像の表示のためにこのフレームメモリを利用する

ことができれば別にフレームメモリを設けずにすむ。しかし、それには動画表示の制御用とは別に静止画像表示のための制御系統が必要となる。

2

[0003]

【発明が解決しようとする課題】本発明はこのような点に鑑み、PDP等に通常の映像(動画等)を表示するために設けられているフレームメモリを特別な制御系統を設けることなく静止画像を表示するように制御可能にすることにある。

10 [0004]

【課題を解決するための手段】本発明は上述の課題を解決するため、2画面分のフレームメモリを有し、データイネーブル信号(映像データ転送のための制御信号で、有効映像期間に出力される)に応動し、垂直同期信号にて交互に一方のフレームメモリを入力映像データの書込みに切換えると共に他方のフレームメモリを映像データの読出しに切換え、読出した映像データに基づいて表示するものにおいて、垂直走査期間にデータイネーブル信号が入力されない場合、次の垂直同期信号でのフレームメモリの切換えを停止するようにした映像表示装置を提供するものである。

[0005]

30

【発明の実施の形態】本発明による映像表示装置では、 データイネーブル信号に応動し、垂直同期信号にてメモ リ切換部により、2画面分のフレームメモリの一方に入 力映像データを書込むと共に他方の映像データを読出 す、というメモリ切換えを交互に行う。データイネーブ ル信号は静止画像表示への切換えにて停止され、データ イネーブル信号の停止をイネーブル検出部で検出し、こ の検出に応じて次の垂直同期信号でのメモリ切換えを停 止する、すなわち、何れかのフレームメモリの映像デー タを繰り返し読出し、画面に表示する。メモリ切換部 は、論理積回路(ANDゲート)にて正極性の垂直同期 信号をイネーブル検出部よりの信号でゲートし、AND ゲートよりの信号をT型フリップフロップ(T-FF) 回路に印加し、出力される書込切換信号および読出切換 信号の極性を垂直同期信号の入力の都度それぞれ反転 し、イネーブル検出部は、垂直同期信号をD型フリップ フロップ(D-FF)回路を複数縦属接続した遅延回路 で所要時間遅延し、遅延回路よりの信号でDーFF回路 をリセットし、データイネーブル信号の入力にてHレベ ル信号を出力するように構成する。

[0006]

【実施例】以下、図面に基づいて本発明による映像表示装置の実施例を詳細に説明する。図1は本発明による映像表示装置の一実施例の要部ブロック図である。図において、1はスイッチで、入力映像データをフレームごとにフレームメモリ2aまたは2bに交互に切換えて入力する。フレームメモリ2aおよび2bは入力された映像データを1フレームずつ交互に記録する。3はスイッチで、フ

4

レームメモリ2aおよび2bの映像データをフレームごとに 切換えて交互に読出す。4は駆動部で、スイッチ3を介 し入力される映像データに基づき PDPパネル5を駆動 し、映像を表示する。6はデータイネーブル信号生成部 で、映像データをフレームメモリ2a、2bに書込むための データイネーブル信号を垂直同期信号 (V-sync) および 水平同期信号(H-sync)を基準にして生成する。7は静 止画切換部で、静止画像の表示に切換える場合に操作 し、データイネーブル信号生成部6の信号出力を停止す る。8はイネーブル検出部で、データイネーブル信号生 成部6よりの信号を検出する。9はメモリ切換部で、Vsyncに応動し、スイッチ1をa側またはb側に、スイッ チ3をb側またはa側にそれぞれ切換え、イネーブル検 出部8にてデータイネーブル信号が検出されない場合は スイッチ1および3の切換えを停止する。10は制御部 で、各部を制御する。

【0007】図2は上述のイネーブル検出部8およびメモリ切換部9の一例の要部プロック図である。イネーブル検出部8はD-FF回路11、12、13および14で構成され、D-FF回路11~13によりV-syncを所要時間(数クロック)遅延し、D-FF回路14はD-FF回路13よりの信号でリセットされ、データイネーブル信号の入力にてHレベルの信号(イネーブル検出信号)を出力する。また、メモリ切換部9はインバータ(NOT)回路15、ANDゲート16およびT-FF回路17で構成され、NOT回路15は負極性のV-syncを正極性に反転し、ANDゲート16はNOT回路15よりの正極性のV-syncをD-FF回路14よりの信号でゲートし、T-FF回路17は、ANDゲート16よりの信号でゲートし、T-FF回路17は、ANDゲート16よりの信号でゲートし、T-FF回路17は、ANDゲート16よりの信号でゲートで、出力される書込切換信号的極性をそれぞれ反転する。

【0008】次に、本発明による映像表示装置の動作を図3に示すタイムチャート(下段に一部を拡大して示す)を参照しながら説明する。まず、PDPパネル5に通常の表示(動画等)をする場合、映像データと共に入力されるV-syncおよびH-syncを基準にしてデータイネーブル信号生成部6で有効映像期間を示すデータイネーブル信号を生成し、この信号 はイネーブル検出部8で検出される()。イネーブル検出部8は、図2に示すDーFF回路11、12および13の縦属接続回路でV-syncを数クロック遅延し()、DーFF回路14を遅延されたV-syncでクリアし、次のデータイネーブル信号 にてHレベルの信号 (イネーブル検出信号)を出力し、ANDゲート16に印加する。なお、上記遅延は、DーFF回路14が次の垂直走査期間に入る前にクリアされないようにするためである。

【 0 0 0 9 】メモリ切換部 9 は、図 2 に示すN O T 回路 15でV-sync (同期負極性)の極性を反転し、正極性の V-sync を A N D ゲート16に入力する。 A N D ゲート16 はこのV-sync と前記イネーブル検出部 8 (D - F F 回路 14) よりのイネーブル検出信号 との論理積を出力す 50

る。すなわち、V-sync が入力されたときイネーブル検出信号 がHレベルの場合にHレベルの信号を出力し、T-FF回路17に印加する。T-FF回路17はANDゲート16よりの信号の都度、次のV-sync のときQ端子より出力する書込切換信号 およびバーQ端子より出力する説出切換信号 の極性をそれぞれ反転し、スイッチ1をa側→b側(またはb側→a側)に、スイッチ3をb側→a側(またはa側→b側)にそれぞれ切換える。

【0010】これにより、フレームメモリ2aに書込まれ 10 た最初のフレームの映像データを次のフレームの映像データがフレームメモリ2bに書込まれる間に読出し、フレームメモリ2bの映像データを読出す間にその次のフレームの映像データをフレームメモリ2aに書込み、その間にフレームメモリ2bの映像データを読出す、という動作を繰り返す。フレームメモリ2aまたは2bより読出された映像データは駆動部4に入力し、PDPパネル5を駆動し画面に通常の映像(動画等)を表示する。

【0011】静止画切換部7を静止画像表示に切換えた場合、静止画切換部7よりの信号でデータイネーブル信 20 号生成部6よりの信号出力が停止され、イネーブル検出 部8ではデータイネーブル信号が検出されず(DーFF 回路14の出力がHレベルにならない)、従って、V-sync が入力してもANDゲート16の出力レベルはLであり、T-FF回路17は次のV-sync のとき出力信号 および を極性反転せず、スイッチ1およびスイッチ3の 切換えが停止し、次にデータイネーブル信号 が検出されるまで、フレームメモリ2a(または2b)より同一の映像データが繰り返し読出され、PDPパネル5には静止 画像が表示される。

30 [0012]

【発明の効果】以上に説明したように、本発明による映像表示装置によれば、静止画表示の操作でデータイネーブル信号が停止されるのを検出し、フレームメモリの書・込み・読出しの切換えを停止し、同一フレームの映像データを繰り返し読出し、静止画像を表示するものであるから、既存の映像表示装置で静止画像を表示することができ、別の制御系統あるいは装置を設ける必要がない。

【図面の簡単な説明】

【図1】本発明による映像表示装置の一実施例の要部ブ 40 ロック図である。

【図2】イネーブル検出部およびメモリ切換部の一例の 要部ブロック図である。

【図3】本発明による映像表示装置の動作を説明するためのタイムチャートである。

【符号の説明】

1、3 スイッチ

2a、2b フレームメモリ


- 4 駆動部
- 5 PDPパネル
- 50 6 データイネーブル信号生成部

6

- 7 静止画切換部
- 8 イネーブル検出部
- 9 メモリ切換部
- 10 制御部

【図1】

5




11~14 D-FF回路

15 インバータ (NOT) 回路


16 論理積回路 (ANDゲート)

17 T-FF回路

【図2】







フロントページの続き

(51) Int. Cl. ⁶ H O 4 N 5/66 識別記号

FΙ

H 0 4 N 5/66